本文目录一览：
verilog的行为级描述和RTL级描述有什么区别
鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C/C++来描述。
数据流描述方式 数据流描述方式要比结构化描述方式的抽象级别高一些，因为它不再需要清晰的刻画出具体的数字电路架构，而是可以比较直观的表达底层逻辑的行为。
RTL描述就是用组合电路构成的数据通路＋触发器的方式来等效描述原始设计。
RTL级：描述数据在寄存器之间的流动和如何处理控制这些数据流动的模型。门级：描述逻辑门以及逻辑门之间连接的模型。开关级：描述器件中三极管和存数节点以及它们之间连接的模型。
芯片的低功耗设计方法有哪些?
门控技术基本原理就是通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的，门控时钟对翻转功耗和内部功耗的抑制作用最强，是低功耗设计中的一种最有效的方法。通过一个时能信号控制时钟的开关。
比较简单粗暴，关掉某一块不用的电源。这样动态功耗和静态功耗都被干掉了。这部分东西比较主流。细节可以看 桔里猫：如何设计低功耗SOC（二，Power Gating） 。 多电源域设计 设计多个电源域。不同的电源域用不同的电压。
低功耗设计的基本方法包括：①面积优化，它也是最经典的一种方法；②纳米技术中开始引入使用的多阈值电压技术；③时钟门控电路。 1)面积优化 RTL逻辑综合的主要目标包括优化时序、功耗和面积。
verilog如何写寄存器读入读出
首先要DA芯片提供读写寄存器的接口，然后需要知道此接口的协议是什么。然后用verilog来实现此协议的接口，就可以读写数据了。
从高位读还是从低位读？10个字节80bit。
同一个寄存器变量不能在两个always块内赋值。
当然，你可以控制，地址和数据在其他方面，没有什么问题。但有一点需要说的，如果你只是写测试平台可以使用的寄存器组，也很方便 但实际的设计最好是调用一个实例的RAM或ROM。是说，上面的代码只有最好的仿真测试平台。
总线上有地址线和数据线。还有读写使能信号 您可以设计一个逻辑，当读信号有效，地址等于某个值，就把这个地址的寄存器的值输出到数据线上去。当写信号有效，地址等于某个值，把数据线上的值写到逻辑中的寄存器中去呀。
