×

可编程 斯普 嵌入式 器件 逻辑

XC2C256-7VQG100C嵌入式 CPLD(复杂可编程逻辑器件)参数【斯普仑】

jnlyseo998998 jnlyseo998998 发表于2023-03-09 00:03:04 浏览18 评论0

抢沙发发表评论

品牌:XILINX/赛灵思

封装:BGA

批号:20+

数量:18866

制造商:Xilinx

产品种类:CPLD - 复杂可编程逻辑器件

RoHS:是

大电池数量:256

逻辑数组块数量——LAB:16

最大工作频率:256 MHz

传播延迟—最大值:5.7 ns

输入/输出端数量:80 I/O

工作电源电压:1.8 V

最小工作温度:0 C

最大工作温度:+ 70 C

安装风格:SMD/SMT

封装 / 箱体:VQFP-100

系列:XC2C256

湿度敏感性:Yes

工作电源电流:21 uA

电源电压-最大:1.9 V

电源电压-最小:1.7 V

可售卖地:全国

型号:XC2C256-7VQG100C

XC2C256-7VQG100C

展开全文

CoolRunner™-II 256宏小区设备设计用于高性能和低功耗应用。这为高端通信设备节省电力以及电池操作设备的高速。由于低电源备用和动态运行,整个系统可恢复-能力得到提高该设备由十六个功能块组成-通过低功率高级互连矩阵(AIM)连接。音频接口模块向每个音频接口模块提供40个真输入和补码输入功能块。功能块由40乘56组成P项PLA和16个包含大量允许组合或注册的配置位操作模式。

此外,这些寄存器可以全局重置或预置并且被配置为D或T触发器或D锁存器。那里也是多个时钟信号,包括全球和本地产品术语类型,基于每个宏小区配置。输出引脚配置包括转换速率限制、总线保持、上拉、,开路漏极和可编程接地。施密特触发器每个输入引脚都有输入。除了stor-对于宏单元输出状态,宏单元寄存器可以是配置为“直接输入”寄存器以直接存储信号从输入引脚。时钟可在全局或功能块基础上使用。三个全局时钟可用于所有功能块同步时钟源。宏单元寄存器可以是单独地被配置为通电至零或一状态。全局设置/重置控制线也可用于asynchro-在操作期间对所选寄存器进行零设置或复位。附加本地时钟、同步时钟启用、异步-可以形成nous设置/复位和输出使能信号在每个宏单元或每个函数上使用乘积项区块基础。双EDGE触发器功能也可用于每个mac-罗塞尔基。此功能允许高性能同步-基于低频时钟的nous操作减少设备的总功耗。电路也被包括在内,以便在外部划分一个由八个不同的选择提供全局时钟(GCK2)。这产生了除以偶数和奇数时钟频率的结果。时钟分频(除以2)和DualEDGE的使用触发器提供结果CoolCLOCK特性。DataGATE是一种选择性禁用在某些时间点不感兴趣的CPLD。

相关型号

XC2C256-7VQG100C XCR3128XL-10VQG100C XCF04SVOG20C XC2C256 XC7A100T-2FGG484I XC6SLX25-2FGG484C XCZU19EG-2FFVC1760I HW-USB-II-G XC3S250E XC7Z100-2FFG900I XC7Z030-1FBG676I XC6SLX45T-3CSG324I XC6SLX252FGG484C XC6SLX75T-3FGG676C XC7VX690T-2FFG1930I XC6SLX45T-3CSG484I EK-U1-ZCU102-G-ED XQ7VX690T-2RF1761I XC2C512-10PQG208I XC6SLX100-2FGG676I XC6SLX16-3CSG324C XC6SLX45-2FGG484 XC2S150-5FGG256C XC6SLX100T-3FGG676C XC7A15T-1FTG256C XCKU115-2FLVD1924I XCR3064XL-7VQG44I XC3S200AN-4FTG256I XC7A75T-1FGG484C EK-U1-ZCU102-G XC2C32A-6VQG44I XC6SLX100-3FGG676I XC2S50-5PQG208I XC6SLX150-2CSG484I